V62/24609-01XE

Texas Instruments
595-V62/24609-01XE
V62/24609-01XE

Gam.:

Aprašymas:
Flip Flops BD9 SPIN EP SN74LV2T 74PWREP

ECAD modelis:
Atsisiųskite nemokamą Library Loader, kad galėtumėte konvertuoti šį failą darbui su ECAD įrankiu. Sužinokite daugiau apie ECAD Modelį.

Prieinamumas: 2 994

Turime sandėlyje:
2 994 Galime išsiųsti iš karto
Gamintojo numatytas pristatymo laikas
12 Savaičių Apytikriai apskaičiuotas gamybos laikas gamykloje, jei dalių kiekis didesnis nei nurodyta.
Min. 1   Užsakoma po 1
Vieneto kaina:
-,-- €
Plėt. Kaina:
-,-- €
Numatomas Įkainis:

Kainodara (EUR)

Qty. Vieneto kaina
Plėt. Kaina
2,25 € 2,25 €
1,67 € 16,70 €
1,52 € 38,00 €
1,37 € 137,00 €
1,29 € 322,50 €
1,25 € 625,00 €
1,20 € 1 200,00 €
1,17 € 3 510,00 €
1,14 € 6 840,00 €

Produkto Požymis Atributo vertė Pasirinkite Požymį
Texas Instruments
Gaminio kategorija: Flip Flops
RoHS:  
74LV
2 Circuit
Push-Pull
TSSOP-14
CMOS
- 8 mA
8 mA
1.8 V
5.5 V
SMD/SMT
- 55 C
+ 125 C
Prekės Ženklas: Texas Instruments
Gamybos šalis: Not Available
Distribucijos šalis: Not Available
Kilmės šalis: MY
Didžiausias taktų dažnis: 66.2 MHz
Įvesties linijų skaičius: 8 Input
Išėjimo linijų skaičius: 4 Output
Gaminio tipas: Flip Flops
Serija: SN74LV2T74
Gamyklinės pakuotės kiekis: 3000
Subkategorija: Logic ICs
Rasta produktų:
Norėdami rodyti panašius produktus, pažymėkite bent vieną langelį
Pasirinkite bent vieną žymimąjį langelį, kad būtų rodomi panašūs šios kategorijos produktai.
Pasirinkti atributai: 0

Kad ši funkcija veiktų, reikia įjungti „JavaScript“.

TARIC:
8542319000
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

SN74LV2T74/SN74LV2T74-Q1 Dual D-Type Flip-Flop

Texas Instruments SN74LV2T74/SN74LV2T74-Q1 Dual D-Type Flip-Flops contain two independent D-type positive-edge-triggered flip-flops. A low level at the preset (PRE) input sets the output high. A low level at the clear (CLR) input resets the output low. Preset and clear functions are asynchronous and not dependent on the levels of the other inputs. When PRE and CLR are inactive (high), data at the data (D) input meeting the setup time requirements is transferred to the outputs (Q, Q) on the positive-going edge of the clock (CLK) pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the input clock (CLK) signal. Following the hold-time interval, data at the data (D) input can be changed without affecting the levels at the outputs (Q, Q). The output level is referenced to the supply voltage (VCC) and supports 1.8V, 2.5V, 3.3V, and 5V CMOS levels.