MT46V64M8P-5B:J

Micron
340-122948-TRAY
MT46V64M8P-5B:J

Gam.:

Aprašymas:
DRAM DDR 512Mbit 8 66/66TSOP 1 CT

Eksploatacijos Laikotarpis:
Patikrinkite Būseną su Gamykla:
Informacija apie eksploatacijos laiką neaiški. Norėdami patikrinti, ar gamintojas gali pateikti šį numerį, gaukite pasiūlymą.
ECAD modelis:
Atsisiųskite nemokamą Library Loader, kad galėtumėte konvertuoti šį failą darbui su ECAD įrankiu. Sužinokite daugiau apie ECAD Modelį.

Prieinamumas: 720

Turime sandėlyje:
720 Galime išsiųsti iš karto
Gamintojo numatytas pristatymo laikas
53 Savaičių Apytikriai apskaičiuotas gamybos laikas gamykloje, jei dalių kiekis didesnis nei nurodyta.
Didesniam nei 720 kiekiui taikomi minimalaus užsakymo reikalavimai.
Pranešama apie ilgą šio gaminio pristatymo laiką.
Min. 1   Užsakoma po 1   Maks. 720
Vieneto kaina:
-,-- €
Plėt. Kaina:
-,-- €
Numatomas Įkainis:

Kainodara (EUR)

Qty. Vieneto kaina
Plėt. Kaina
5,36 € 5,36 €
4,99 € 49,90 €
4,95 € 123,75 €

Produkto Požymis Atributo vertė Pasirinkite Požymį
Micron Technology
Gaminio kategorija: DRAM
RoHS:  
SDRAM - DDR
512 Mbit
8 bit
200 MHz
TSOP-66
64 M x 8
700 ps
2.5 V
2.7 V
0 C
+ 70 C
MT46V
Tray
Prekės Ženklas: Micron
Jautrus drėgmei: Yes
Montavimo stilius: SMD/SMT
Gaminio tipas: DRAM
Gamyklinės pakuotės kiekis: 1080
Subkategorija: Memory & Data Storage
Maitinimo Srovė - Maks.: 85 mA
Vieneto Svoris: 9,140 g
Rasta produktų:
Norėdami rodyti panašius produktus, pažymėkite bent vieną langelį
Pasirinkite bent vieną žymimąjį langelį, kad būtų rodomi panašūs šios kategorijos produktai.
Pasirinkti atributai: 0

                        
The factory is currently not accepting orders for this product.

Kad ši funkcija veiktų, reikia įjungti „JavaScript“.

CNHTS:
8542320000
CAHTS:
8542320020
USHTS:
8542320028
MXHTS:
8542320299
ECCN:
EAR99

DDR SDRAM

Micron DDR SDRAM allows applications to transfer data on the rising and falling edges of a clock signal. These features double bandwidth and improve performance over SDR SDRAM. To achieve this functionality, Micron uses a 2n-prefetch architecture where the internal data bus is double the size of the external data bus so data capture can happen two times each clock cycle.