KTDM2G3C818BGCEAT

Name: SMART KTDM2G3C818BGCEAT
Brand: SMARTsemi
SKU: 473-M2G3C818BGCEAT
Price: 8.75 EUR
Availability: InStock

Vaizdai skirti tik iliustracijai
Žr. produkto specifikacijas

Mouser #:

473-M2G3C818BGCEAT

Mfr. #:

KTDM2G3C818BGCEAT

Gam.:

SMARTsemi

Aprašymas:

DRAM DRAM DDR3(L) 2GB 256MX8 1866Mbps 1.35V/1.5V 78-FBGA Commercial

Duomenų Lapas:

KTDM2G3C818BGCEAT Duomenų Lapas (PDF)

ECAD modelis:

Atsisiųskite nemokamą Library Loader, kad galėtumėte konvertuoti šį failą darbui su ECAD įrankiu. Sužinokite daugiau apie ECAD Modelį.

Daugiau informacijos

Sužinokite daugiau apie SMARTsemi KTDM2G3C818BGCEAT

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

Produkto Požymis	Atributo vertė	Pasirinkite Požymį
Gamintojas:	SMART
Gaminio kategorija:	DRAM
RoHS:
Tipas:	SDRAM - DDR3L
Atminties dydis:	2 Gbit
Duomenų bus plotis:	8 bit
Didžiausias taktų dažnis:	933 MHz
Pakuotė / Korpusas:	FBGA-78
Organizavimas:	256 M x 8
Maitinimo Įtampa - Min.:	1.283 V
Maksimali Maitinimo Įtampa:	1.575 V
Minimali darbinė temperatūra:	0 C
Didžiausia darbinė temperatūra:	+ 85 C
Serija:	KTDM
Pakavimas:	Tray
Prekės Ženklas:	SMARTsemi
Jautrus drėgmei:	Yes
Montavimo stilius:	SMD/SMT
Gaminio tipas:	DRAM
Gamyklinės pakuotės kiekis:	210
Subkategorija:	Memory & Data Storage

Rasta produktų:

Norėdami rodyti panašius produktus, pažymėkite bent vieną langelį

Pasirinkite bent vieną žymimąjį langelį, kad būtų rodomi panašūs šios kategorijos produktai.

Pasirinkti atributai: 0

Filtruoti dokumentą:

Duomenų Lapas

KTDM2G3C818BGCEAT Duomenų Lapas (PDF)

Reglamentavimo kodai

CAHTS:: 8542320020
USHTS:: 8542320036
MXHTS:: 8542320299
ECCN:: EAR99

Klasifikacija pagal kilmę

Kilmės šalis:: Taivanas
Šalis, kurioje pagaminta:: Ne
Distribucijos šalis:: Ne

Šalis gali keistis siuntimo metu.

DDR3 Memory ICs

SMARTsemi DDR3 Memory ICs feature a double data rate architecture to achieve high-speed operation. The ICs achieve high-speed double-data-rate transfer rates of up to 1866Mb/sec/pin for general applications. The chip is designed to comply with all key DDR3(L) DRAM key features, and all control and address inputs are synchronized with a pair of externally supplied differential clocks.