A3T8GF33BBF-GML

Zentel Japan
155-A3T8GF33BBF-GML
A3T8GF33BBF-GML

Gam.:

Aprašymas:
DRAM DDR3L 8Gb, 1024Mx8 (1CS, 1ZQ), 1600 at CL11, 1.35V, FBGA-78

Duomenų Lapas:
ECAD modelis:
Atsisiųskite nemokamą Library Loader, kad galėtumėte konvertuoti šį failą darbui su ECAD įrankiu. Sužinokite daugiau apie ECAD Modelį.
Daugiau informacijos
Sužinokite daugiau apie Zentel Japan A3T8GF33BBF-GML

Prieinamumas: 128

Turime sandėlyje:
128 Galime išsiųsti iš karto
Gamintojo numatytas pristatymo laikas
24 Savaičių Apytikriai apskaičiuotas gamybos laikas gamykloje, jei dalių kiekis didesnis nei nurodyta.
Didesniam nei 128 kiekiui taikomi minimalaus užsakymo reikalavimai.
Min. 1   Užsakoma po 1
Vieneto kaina:
-,-- €
Plėt. Kaina:
-,-- €
Numatomas Įkainis:

Kainodara (EUR)

Qty. Vieneto kaina
Plėt. Kaina
23,29 € 23,29 €
21,58 € 215,80 €
20,90 € 522,50 €
20,39 € 1 019,50 €
19,88 € 1 988,00 €
19,22 € 4 805,00 €
18,35 € 9 175,00 €
1 000 Pasiūlymas

Produkto Požymis Atributo vertė Pasirinkite Požymį
Zentel Japan
Gaminio kategorija: DRAM
RoHS:  
SDRAM - DDR3L
8 Gbit
8 bit
800 MHz
FPGA-78
1 G x 8
20 ns
1.283 V
1.45 V
0 C
+ 95 C
DDR3L
Tray
Prekės Ženklas: Zentel Japan
Gamybos šalis: Not Available
Distribucijos šalis: Not Available
Kilmės šalis: TW
Jautrus drėgmei: Yes
Montavimo stilius: SMD/SMT
Gaminio tipas: DRAM
Gamyklinės pakuotės kiekis: 2200
Subkategorija: Memory & Data Storage
Maitinimo Srovė - Maks.: 100 mA
Prekinis pavadinimas: Zentel Japan
Vieneto Svoris: 179 mg
Rasta produktų:
Norėdami rodyti panašius produktus, pažymėkite bent vieną langelį
Pasirinkite bent vieną žymimąjį langelį, kad būtų rodomi panašūs šios kategorijos produktai.
Pasirinkti atributai: 0

Duomenų Lapas

CNHTS:
8542329010
USHTS:
8542320036
ECCN:
EAR99

DDR3 SDRAM

Zentel DDR3 SDRAM features a high-speed data transfer that is realized by the 8 bits prefetch pipelined architecture. The SDRAM has a double-data-rate architecture with two data transfers per clock cycle. They have a bi-directional differential data strobe (DQS and /DQS) and are transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs. The differential clock inputs (CK and /CK) DLL aligns DQ and DQS transitions with CK transitions.

Įvyko netikėta klaida.


Turite klausimų? Apsilankykite pagalbos centre.
Jei turite klausimų apie konkretų užsakymą, prisijunkite prie savo paskyros.

Jei susidūrėte su papildomomis problemomis, susisiekite su mumis tel. Nr. 800-346-6873 arba el. paštu help@mouser.com.