LMK61PD0A2-SIAR

Texas Instruments
595-LMK61PD0A2-SIAR
LMK61PD0A2-SIAR

Gam.:

Aprašymas:
Clock Generatoriai ir Pagalbiniai Produktai +/-50 ppm ultra-low jitter pin selecta A A 595-LMK61PD0A2-SIAT

ECAD modelis:
Atsisiųskite nemokamą Library Loader, kad galėtumėte konvertuoti šį failą darbui su ECAD įrankiu. Sužinokite daugiau apie ECAD Modelį.

Prieinamumas

Turime sandėlyje:
Ne Sandėlyje Esantys
Gamintojo numatytas pristatymo laikas
6 Savaičių Apytikriai apskaičiuotas gamybos laikas gamykloje.
Min. 2500   Užsakoma po 2500
Vieneto kaina:
-,-- €
Plėt. Kaina:
-,-- €
Numatomas Įkainis:
Šis Produktas Siunčiamas NEMOKAMAI

Kainodara (EUR)

Qty. Vieneto kaina
Plėt. Kaina
Visa Ritė (Užsakoma po 2500)
10,14 € 25 350,00 €

Alternatyvi pakuotė

Gam. dalies Nr.:
Pakuotė:
Reel, Cut Tape, MouseReel
Prieinamumas:
Prieinamumas
Kaina:
15,64 €
Min.:
1

Panašus Produktas

Texas Instruments LMK61PD0A2-SIAT
Texas Instruments
Clock Generatoriai ir Pagalbiniai Produktai +/-50 ppm ultra-low jitter pin selecta A A 595-LMK61PD0A2-SIAR

Produkto Požymis Atributo vertė Pasirinkite Požymį
Texas Instruments
Gaminio kategorija: Clock Generatoriai ir Pagalbiniai Produktai
RoHS:  
LMK61PD0A2
Reel
Prekės Ženklas: Texas Instruments
Gamybos šalis: Not Available
Distribucijos šalis: Not Available
Kilmės šalis: Not Available
Jautrus drėgmei: Yes
Gaminio tipas: Clock Generators
Gamyklinės pakuotės kiekis: 2500
Subkategorija: Clock & Timer ICs
Prekinis pavadinimas: PLLatinum
Rasta produktų:
Norėdami rodyti panašius produktus, pažymėkite bent vieną langelį
Pasirinkite bent vieną žymimąjį langelį, kad būtų rodomi panašūs šios kategorijos produktai.
Pasirinkti atributai: 0

Kad ši funkcija veiktų, reikia įjungti „JavaScript“.

USHTS:
8542310030
ECCN:
EAR99

LMK61PD0A2 Low Jitter Differential Oscillators

Texas Instruments LMK61PD0A2 Ultra Low-Jitter Differential Oscillators are a PLLatinum™ pin selectable oscillator that generates commonly used reference clocks. The device is pre-programmed in the factory to support seven unique reference clock frequencies that can be selected by pin-strapping each of FS[1:0] to VDD, GND, or NC (no connect). The output format is selected between LVPECL, LVDS, or HCSL by pin-strapping OS to VDD, GND, or NC. Internal power conditioning provides excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The device operates from a single 3.3V ± 5% supply.