LMK5C33414ARGCT

Texas Instruments
595-LMK5C33414ARGCT
LMK5C33414ARGCT

Gam.:

Aprašymas:
Clock Sintezatorius / Jitter Valymas Three DPLL three AP LL four-input and 1

ECAD modelis:
Atsisiųskite nemokamą Library Loader, kad galėtumėte konvertuoti šį failą darbui su ECAD įrankiu. Sužinokite daugiau apie ECAD Modelį.

Prieinamumas: 204

Turime sandėlyje:
204 Galime išsiųsti iš karto
Gamintojo numatytas pristatymo laikas
18 Savaičių Apytikriai apskaičiuotas gamybos laikas gamykloje, jei dalių kiekis didesnis nei nurodyta.
Min. 1   Užsakoma po 1
Vieneto kaina:
-,-- €
Plėt. Kaina:
-,-- €
Numatomas Įkainis:
Šis Produktas Siunčiamas NEMOKAMAI

Kainodara (EUR)

Qty. Vieneto kaina
Plėt. Kaina
53,17 € 53,17 €
43,84 € 438,40 €
41,69 € 1 042,25 €
38,95 € 3 895,00 €
35,78 € 8 945,00 €

Produkto Požymis Atributo vertė Pasirinkite Požymį
Texas Instruments
Gaminio kategorija: Clock Sintezatorius / Jitter Valymas
RoHS:  
14 Output
1.25 GHz
HSCL, HSDS/ LVPECL, LVCMOS, LVDS
HCSL, LVCMOS, LVDS, LVPECL, XTAL
VQFN-64
200 MHz, 800 MHz
3.135 V
3.465 V
- 40 C
+ 105 C
LMK5C33414A
SMD/SMT
Prekės Ženklas: Texas Instruments
Jautrus drėgmei: Yes
Darbinė Maitinimo Srovė: 850 mA, 965 mA, 1.085 A
Gaminys: Clock Jitter Cleaners / Synchronizers
Gaminio tipas: Clock Synthesizers / Jitter Cleaners
Gamyklinės pakuotės kiekis: 250
Subkategorija: Clock & Timer ICs
Tipas: Network Synchronizer and Jitter Cleaner
Rasta produktų:
Norėdami rodyti panašius produktus, pažymėkite bent vieną langelį
Pasirinkite bent vieną žymimąjį langelį, kad būtų rodomi panašūs šios kategorijos produktai.
Pasirinkti atributai: 0

Kad ši funkcija veiktų, reikia įjungti „JavaScript“.

CNHTS:
8542399000
CAHTS:
8542310000
USHTS:
8542310030
ECCN:
EAR99

LMK5C33414A High-Performance Network Synchronizer

Texas Instruments LMK5C33414A High-Performance Network Synchronizer includes a jitter cleaner designed to meet stringent wireless communications and infrastructure application requirements. The network synchronizer integrates three DPLLs to provide hitless jitter and switching attenuation with programmable loop bandwidth and no external loop filters. This feature maximizes the flexibility and ease of use of the device. Each DPLL phase locks a paired APLL to a reference input.