LMK5C22212ARGCT

Texas Instruments
595-LMK5C22212ARGCT
LMK5C22212ARGCT

Gam.:

Aprašymas:
Clock Sintezatorius / Jitter Valymas Three DPLL two APLL two-input and 12-o

Eksploatacijos Laikotarpis:
Naujas Produktas:
Naujiena iš šio gamintojo.
ECAD modelis:
Atsisiųskite nemokamą Library Loader, kad galėtumėte konvertuoti šį failą darbui su ECAD įrankiu. Sužinokite daugiau apie ECAD Modelį.

Prieinamumas: 200

Turime sandėlyje:
200 Galime išsiųsti iš karto
Gamintojo numatytas pristatymo laikas
18 Savaičių Apytikriai apskaičiuotas gamybos laikas gamykloje, jei dalių kiekis didesnis nei nurodyta.
Min. 1   Užsakoma po 1
Vieneto kaina:
-,-- €
Plėt. Kaina:
-,-- €
Numatomas Įkainis:
Šis Produktas Siunčiamas NEMOKAMAI

Kainodara (EUR)

Qty. Vieneto kaina
Plėt. Kaina
53,17 € 53,17 €
43,84 € 438,40 €
41,69 € 1 042,25 €
40,77 € 4 077,00 €
Visa Ritė (Užsakoma po 250)
37,29 € 9 322,50 €

Produkto Požymis Atributo vertė Pasirinkite Požymį
Texas Instruments
Gaminio kategorija: Clock Sintezatorius / Jitter Valymas
RoHS:  
12 Output
1.25 GHz
CML, LVCMOS, LVDS, LVPECL
HCSL, LVCMOS, LVDS, LVPECL, XTAL
VQFN-64
800 MHz
3.135 V
3.465 V
- 40 C
+ 85 C
LMK5C22212A
SMD/SMT
Reel
Cut Tape
Prekės Ženklas: Texas Instruments
Kūrimo priemonių rinkinys: LMK5B12212EVM
Jautrus drėgmei: Yes
Darbinė Maitinimo Srovė: 890 mA
Gaminys: Network Synchronizers
Gaminio tipas: Clock Synthesizers / Jitter Cleaners
Gamyklinės pakuotės kiekis: 250
Subkategorija: Clock & Timer ICs
Rasta produktų:
Norėdami rodyti panašius produktus, pažymėkite bent vieną langelį
Pasirinkite bent vieną žymimąjį langelį, kad būtų rodomi panašūs šios kategorijos produktai.
Pasirinkti atributai: 0

Kad ši funkcija veiktų, reikia įjungti „JavaScript“.

USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

LMK5C22212A Network Synchronizer

Texas Instruments LMK5C22212A Network Synchronizer is a high-performance jitter cleaner and network synchronizer designed to meet the stringent requirements of wireless communications and infrastructure applications. The network synchronizer integrates two DPLLs to provide hitless switching and jitter attenuation with programmable loop bandwidth and no external loop filters, maximizing flexibility and ease of use. Each DPLL phase locks a paired APLL to a reference input.