AD3421QRWERQ1

Texas Instruments
595-AD3421QRWERQ1
AD3421QRWERQ1

Gam.:

Aprašymas:
Analoginių signalų keitikliai į skaitmeninius – ADC Automotive quad-chan nel 12-bit 25-MSPS A 595-AD3421QRWETQ1

ECAD modelis:
Atsisiųskite nemokamą Library Loader, kad galėtumėte konvertuoti šį failą darbui su ECAD įrankiu. Sužinokite daugiau apie ECAD Modelį.

Prieinamumas

Turime sandėlyje:
Ne Sandėlyje Esantys
Gamintojo numatytas pristatymo laikas
18 Savaičių Apytikriai apskaičiuotas gamybos laikas gamykloje.
Min. 2000   Užsakoma po 2000
Vieneto kaina:
-,-- €
Plėt. Kaina:
-,-- €
Numatomas Įkainis:
Šis Produktas Siunčiamas NEMOKAMAI

Kainodara (EUR)

Qty. Vieneto kaina
Plėt. Kaina
Visa Ritė (Užsakoma po 2000)
22,67 € 45 340,00 €

Alternatyvi pakuotė

Gam. dalies Nr.:
Pakuotė:
Reel, Cut Tape, MouseReel
Prieinamumas:
Prieinamumas
Kaina:
35,49 €
Min.:
1

Panašus Produktas

Texas Instruments AD3421QRWETQ1
Texas Instruments
Analoginių signalų keitikliai į skaitmeninius – ADC Automotive quad-chan nel 12-bit 25-MSPS A 595-AD3421QRWERQ1

Produkto Požymis Atributo vertė Pasirinkite Požymį
Texas Instruments
Gaminio kategorija: Analoginių signalų keitikliai į skaitmeninius – ADC
RoHS:  
ADC3421
SMD/SMT
VQFNP-56
12 bit
4 Channel
Serial
25 MS/s
Differential
Pipeline
1.8 V
1.8 V
68.9 dB
- 40 C
+ 125 C
Reel
Prekės Ženklas: Texas Instruments
ENOB - Efektyvus bitų skaičius: 11.1 bit
Gain Klaida: - 2 %/FSR
Jautrus drėgmei: Yes
Keitiklių skaičius: 4 Converter
Išvesties Type: Digital
Energijos suvartojimas: 177 mW
Gaminys: Analog to Digital Converters
Gaminio tipas: ADCs - Analog to Digital Converters
Nuoroda Type: Internal
SFDR - Dinaminis Diapazonas be Trikdžių: 82 dBc
Išjungimas: No Shutdown
SINAD - Signal Triukšmo ir Iškraipymų Santykis: 68.7 dB
Gamyklinės pakuotės kiekis: 2000
Subkategorija: Data Converter ICs
THD - Bendras Harmoninis Iškraipymas: 80 dBc
Tipas: Automotive
Rasta produktų:
Norėdami rodyti panašius produktus, pažymėkite bent vieną langelį
Pasirinkite bent vieną žymimąjį langelį, kad būtų rodomi panašūs šios kategorijos produktai.
Pasirinkti atributai: 0

Kad ši funkcija veiktų, reikia įjungti „JavaScript“.

Reglamentavimo kodai
USHTS:
8542390030
ECCN:
EAR99
Klasifikacija pagal kilmę
Kilmės šalis:
Ne
Šalis, kurioje pagaminta:
Ne
Distribucijos šalis:
Ne
Šalis gali keistis siuntimo metu.

ADC342x/ADC342x-Q1 Quad-Channel 12-Bit ADCs

Texas Instruments ADC342x/ADC342x-Q1 Quad-Channel 12-Bit Analog-to-Digital Converters are a high-linearity, ultra-low power, quad-channel, 12-bit, 25-MSPS to 125-MSPS, analog-to-digital converters (ADCs). The devices are designed specifically to support demanding, high input frequency signals with large dynamic range requirements. An input clock divider allows more flexibility for system clock architecture design and the SYSREF input enables complete system synchronization. The ADC342x supports serial low-voltage differential signaling (LVDS) in order to reduce the number of interface lines, thus allowing for high system integration density. The serial LVDS interface is two-wire, where each ADC data are serialized and output over two LVDS pairs. An internal phase-locked loop (PLL) multiplies the incoming ADC sampling clock to derive the bit clock that is used to serialize the 12-bit output data from each channel. The ADC342x-Q1 devices are AEC-Q100 qualified for automotive applications.

ADC3x High-Speed 12/14-Bit ADCs

Texas Instrument ADC3x High-Speed 12/14-Bit Analog-to-Digital Converters are a high-linearity, ultra-low power, dual-channel, 12 or 14-bit, 25-MSPS to 125-MSPS, analog-to-digital converters (ADCs). These devices are designed specifically to support demanding, high input frequency signals with large dynamic range requirements. An input clock divider allows more flexibility for system clock architecture design and the SYSREF input enables complete system synchronization. The ADC3x supports serial low-voltage differential signaling (LVDS) in order to reduce the number of interface lines, thus allowing for high system integration density. The serial LVDS interface is two-wire, where each ADC data are serialized and output over two LVDS pairs. An internal phase-locked loop (PLL) multiplies the incoming ADC sampling clock to derive the bit clock that is used to serialize the 12 or 14-bit output data from each channel.